【东吴电子陈海进】韬定律再更新：麒麟2026实测验证逻辑折叠降功耗，混合键合持续向亚微米演进 📢新闻： 2026年9月4日，华为何庭波再次更新韬定律论文，披露麒
- 序号：460
- 星球链接：打开网页
- 附件：图片 0，音频 0，文档 0
- 音频文件：无音频
图片
无图片
正文
【东吴电子陈海进】韬定律再更新：麒麟2026实测验证逻辑折叠降功耗，混合键合持续向亚微米演进
📢新闻： 2026年9月4日，华为何庭波再次更新韬定律论文，披露麒麟2026逻辑折叠更多实测数据。其晶体管密度较上一代提升55%，等性能下NPU、GPU、CPU性能核功耗分别下降66%、58%、41%。
具体意义： 1️⃣麒麟2026首次用实测数据验证"更高晶体管密度≠更高功耗"。LogicFolding将长距离水平走线转化为短距离垂直连接，降低互连电容和RC延迟；实测典型核心布线长度缩短约20%，部分关键路径最高缩短70%，单个处理模块时钟缓冲器由4.36万个降至1.9万个，为进一步降频降压释放空间。 2️⃣高并行、高数据搬运模块受益更加明显。等性能下，麒麟2026 NPU在29 TOPS下频率降低63%、电压由0.85V降至0.55V，功耗下降66%、功耗密度下降73%；GPU功耗下降58%。性能模式下，NPU最高达到70 TOPS、较前代提升141%，GPU帧率提升42%，体现逻辑折叠在性能与能效之间更大的设计弹性。 3️⃣混合键合持续向更小节距、更高互连密度演进。麒麟2026实现1.5μm节距、约5000万个垂直互连；麒麟2027实测硅片进一步达到1μm、超过1亿个互连，未来三年计划向720nm及超过2亿个互连推进，持续提升高精度混合键合及CMP、清洗、对准、EDA等环节需求。
🛎️观点重申： 麒麟2026实测验证，逻辑折叠可提升晶体管密度、显著降低功耗。先进封装技术持续迭代，价值量稳步抬升，深度参与芯片全流程优化；伴随混合键合节距缩小、垂直互连密度提升，逻辑折叠将向更多模块渗透，拉动先进封装、设备、材料、EDA价值量增长。
📕相关标的： 先进封装 —— 通富微电 长电科技 甬矽电子 汇成股份 盛合晶微 晶方科技 晶圆级制造 —— 中芯国际 华虹 混合键合 —— 拓荆科技 北方华创 配套工艺 —— 芯碁微装 芯源微 盛美上海 华海清科 EDA —— 华大九天 概伦电子 广立微
⚠️风险提示：逻辑折叠及混合键合技术产业化进度不及预期；先进封装产线扩产进度不及预期；半导体设备国产替代落地节奏不及预期；新技术研发验证周期拉长；海内外厂商技术竞争加剧。
总体总结
主题正文
- 【东吴电子陈海进】韬定律再更新：麒麟2026实测验证逻辑折叠降功耗，混合键合持续向亚微米演进
- 2026年9月4日，华为何庭波再次更新韬定律论文，披露麒麟2026逻辑折叠更多实测数据。
- 其晶体管密度较上一代提升55%，等性能下NPU、GPU、CPU性能核功耗分别下降66%、58%、41%。
- 实测典型核心布线长度缩短约20%，部分关键路径最高缩短70%，单个处理模块时钟缓冲器由4.36万个降至1.9万个，为进一步降频降压释放空间。
- 等性能下，麒麟2026 NPU在29 TOPS下频率降低63%、电压由0.85V降至0.55V，功耗下降66%、功耗密度下降73%；
- 性能模式下，NPU最高达到70 TOPS、较前代提升141%，GPU帧率提升42%，体现逻辑折叠在性能与能效之间更大的设计弹性。
- 麒麟2027实测硅片进一步达到1μm、超过1亿个互连，未来三年计划向720nm及超过2亿个互连推进，持续提升高精度混合键合及CMP、清洗、对准、EDA等环节需求。
- 伴随混合键合节距缩小、垂直互连密度提升，逻辑折叠将向更多模块渗透，拉动先进封装、设备、材料、EDA价值量增长。