【小熊团队】hw论文解析： 1、26-35年，ai硬件集成度上涨100倍，hw“韬定律”路径，单位平方毫米承载4亿晶体管（大概对应1.4nm） 2、2.5d 不

图片

无图片

【小熊团队】hw论文解析：

1、26-35年，ai硬件集成度上涨100倍，hw“韬定律”路径，单位平方毫米承载4亿晶体管（大概对应1.4nm）

2、2.5d 不是重点，3d堆叠才是最优解。互联线路不再局限于芯片周长，而是表面面积都可互联。

3、理想状态：Ratio (混合键合间距 / 顶层金属间距比值)最好 < 3 (理想状态 ≈ 1)。

4、hw 实测混合键合间距达到1.5微米； TSV焊盘仅位于顶层金属下方一级； 3D制造良率接近100%。

点评： hw秀了一把3d堆叠的精度。

核心技术：

1、tsv 2.5D：1）芯片平铺在一块大硅中介层（Interposer）上 2）互连：微凸点→中介层TSV→基板互连方向：横向为主 3）tsv：TSV只在中介层里，用来从顶层穿到底层，孔大！

2、3D：1）芯片直接上下堆叠（Die-on-Die）互连：直接键合（Hybrid Bonding）+ 硅通孔TSV 互连方向：纵向为主。 2）tsv：TSV直接穿芯片本身（晶圆级TSV）孔径小、密度极高、必须ALD超薄侧壁绝缘难度大、良率要求极高！

结论：利好几乎所有国产半导体设备！中芯国际，北方华创，中微公司，拓荆科技，精测电子等最有变化的部分，2.5d 到3d变化。tsv！

ALD ：拓荆科技，北方华创，新凯莱（富创精密 /美利信）！

重点：ALD AlO是键合界面的“核心绝缘膜”——没有它，Cu焊盘会短路、扩散、键合不牢，3D堆叠就做不了。

主题正文

1、26-35年，ai硬件集成度上涨100倍，hw“韬定律”路径，单位平方毫米承载4亿晶体管（大概对应1.4nm）
2、2.5d 不是重点，3d堆叠才是最优解。
3、理想状态：Ratio (混合键合间距 / 顶层金属间距比值)最好 < 3 (理想状态 ≈ 1)。
1、tsv 2.5D：1）芯片平铺在一块大硅中介层（Interposer）上 2）互连：微凸点→中介层TSV→基板互连方向：横向为主 3）tsv：TSV只在中介层里，用来从顶层穿到底层，孔大！
2、3D：1）芯片直接上下堆叠（Die-on-Die）互连：直接键合（Hybrid Bonding）+ 硅通孔TSV 互连方向：纵向为主。
2）tsv：TSV直接穿芯片本身（晶圆级TSV）孔径小、密度极高、必须ALD超薄侧壁绝缘难度大、良率要求极高！
中芯国际，北方华创，中微公司，拓荆科技，精测电子等最有变化的部分，2.5d 到3d变化。
重点：ALD AlO是键合界面的“核心绝缘膜”——没有它，Cu焊盘会短路、扩散、键合不牢，3D堆叠就做不了。