📑DRAM 行业后发者中国长鑫存储(CXMT)的技术追赶势头迅猛。据确认,长鑫存储已成功在最新 DRAM 产品中量产应用了此前被视为领先存储厂商 “专利” 的高

图片

无图片

正文

📑DRAM 行业后发者中国长鑫存储(CXMT)的技术追赶势头迅猛。据确认,长鑫存储已成功在最新 DRAM 产品中量产应用了此前被视为领先存储厂商 “专利” 的高介电常数(High‑k)材料。对此,三星电子、SK 海力士等公司正加快开发 4F Square、3D DRAM 等次世代结构,试图通过 “超差距” 策略维持竞争优势。

🌍全球 DRAM 市场一直由韩国三星电子、SK 海力士以及美国美光这所谓的 “三巨头” 主导。这些公司正通过 12 纳米(nm)级 DRAM 及高带宽内存(HBM)的商用化,积极增加 AI 用高附加值内存的供货量。 📈然而,中国公司的追赶势头也十分强劲。目前,中国最大的 DRAM 制造公司长鑫存储(CXMT)已成功基于 G4(16 纳米级)工艺实现了 DDR5 及 LPDDR5 产品的商用化。 🔍据了解,最近长鑫存储已开始在 DRAM 内的晶体管中应用此前仅由领先公司使用的高性能材料。崔副社长强调:“重点是根据我们的调查结果,CXMT 已在 G4 工艺及 LPDDR5X 产品中成功引入了高介电常数金属栅极(HKMG)技术。” 🧪High‑k 是一种用于防止电路间漏电流的绝缘膜材料。由于它在相同电压下能存储更多电荷(电子流),因此比传统的绝缘膜材料(二氧化硅,SiO2)更容易实现超微细工艺。正因如此,三星电子、SK 海力士和美光早在 4‑5 年前就开始采用这种材料。 🚀HBM 技术也在不断升级。据了解,目前 CXMT 已进入使用 G3(18 纳米级)工艺的 HBM2E(第三代 HBM)风险量产(初步生产)阶段。基于 G4 工艺的 HBM3 正在进行送样。 💬崔副社长评价道:“虽然 CXMT 的技术比领先公司落后约两代,但其 HBM 路线图正在朝着更高性能的存储解决方案稳步推进。此外,G5(15 纳米级)DRAM 工艺也正在研发中。”

🔬三星电子、SK 海力士和美光正致力于开发 10 纳米以下的下一代 DRAM(D0A),以谋求技术领先优势。特别是,改变现有 DRAM 结构的 4F Square 和 3D DRAM 被视为最有力的候选方案。 🗣️崔副社长表示:“根据我们目前的评估,三星电子和 SK 海力士极有可能推进 4F Square DRAM。相比之下,美光直接转向 3D DRAM 的可能性似乎更高。” 📐4F Square DRAM 是一种将存储单元(存储数据的最小单位)结构从现有的水平布置改为垂直布置的下一代 DRAM。Square 是衡量单元内向晶体管施加电压的组件所占面积大小的尺度。 📊传统的 DRAM 采用 6F² 结构。随着单元面积的缩小,DRAM 的集成度随之提高,从而能够提升数据处理性能和功耗效率。这也是业界关注 4F² 结构的原因。 🔧3D DRAM 是一种通过立起位线(Bitline) 更多加公众号:思维纪要社 或字线(Wordline),将原本水平排列的单元进行垂直堆叠的技术。位线和字线是使单元内晶体管工作的组成要素。在 3D DRAM 结构中,相同面积内可以容纳更多单元,且晶体管间距变宽,从而减少了干扰现象。 ⚠️然而,据评估,3D DRAM 相比 4F² 结构技术难度更高,需要引入全新的材料和键合(Bonding)技术。 💬崔副社长解释道:“3D DRAM 仍是一项极具挑战性的技术课题,若在 D0A 阶段实现商用,会引发相当大的工艺复杂性和良率问题。因此,4F² DRAM 正成为 D0A 世代中更具实用性的候选方案。”

总体总结

主题正文

  1. 对此,三星电子、SK 海力士等公司正加快开发 4F Square、3D DRAM 等次世代结构,试图通过 “超差距” 策略维持竞争优势。
  2. 目前,中国最大的 DRAM 制造公司长鑫存储(CXMT)已成功基于 G4(16 纳米级)工艺实现了 DDR5 及 LPDDR5 产品的商用化。
  3. 崔副社长强调:“重点是根据我们的调查结果,CXMT 已在 G4 工艺及 LPDDR5X 产品中成功引入了高介电常数金属栅极(HKMG)技术。
  4. 据了解,目前 CXMT 已进入使用 G3(18 纳米级)工艺的 HBM2E(第三代 HBM)风险量产(初步生产)阶段。
  5. 📐4F Square DRAM 是一种将存储单元(存储数据的最小单位)结构从现有的水平布置改为垂直布置的下一代 DRAM。
  6. 这也是业界关注 4F² 结构的原因。
  7. 🔧3D DRAM 是一种通过立起位线(Bitline) 更多加公众号:思维纪要社 或字线(Wordline),将原本水平排列的单元进行垂直堆叠的技术。
  8. 💬崔副社长解释道:“3D DRAM 仍是一项极具挑战性的技术课题,若在 D0A 阶段实现商用,会引发相当大的工艺复杂性和良率问题。