🔬SK 海力士与全球顶尖研究人员合作，在著名科学期刊《》上发表了共封装光学（CPO）技术路线图，该技术是下一代 AI 基础设施的关键技术。 📄在 HBM 创新之
- 序号：384
- 星球链接：打开网页
- 附件：图片 0，音频 0，文档 0
- 音频文件：无音频
图片
无图片
正文
🔬SK 海力士与全球顶尖研究人员合作，在著名科学期刊《》上发表了共封装光学（CPO）技术路线图，该技术是下一代 AI 基础设施的关键技术。 📄在 HBM 创新之外，该论文还提出了一种光互连蓝图，旨在解决机架和机柜层面的数据瓶颈问题。 💡该研究提出了一种以光学为中心的协同设计架构，通过光链路连接内存和处理器，从而提升大规模 AI 系统的可扩展性。
💾高带宽存储器（HBM）在推动生成式 AI 发展方面发挥了关键作用，通过克服 AI 加速器封装内的内存瓶颈显著提升了性能。然而，随着超大规模 AI 集群日益将数千个 GPU 和 HBM 堆栈组合在一起，一个新的瓶颈应运而生：带宽墙，它限制了系统之间的数据传输。 📝在此背景下，SK 海力士与一支全球研究团队在《》上发表了题为 “面向高性能计算和人工智能的共封装光学” 的论文。该论文探讨了面向 HPC 和 AI 的 CPO 技术发展，识别了关键的技术挑战，并勾勒出了下一代光互连技术的发展路径。 ℹ互连技术：指在半导体芯片内部、芯片之间或系统之间实现数据和信号传输的物理及逻辑电路与网络技术。 👨🔬SK 海力士 AI 基础设施团队负责人洪承勋，与弗吉尼亚大学（UVA）电气与计算机工程系 Kyusang Lee 教授担任通讯作者，领导了与伊利诺伊大学厄巴纳‑香槟分校（UIUC）、南洋理工大学（NTU）、麻省理工学院（MIT）及延世大学研究人员的合作研究。 ℹ通讯作者：指导并全面负责整个研究过程的主要作者，涵盖从研究规划、期刊投稿、同行评审回应到发表后咨询等环节。 🗺从更广泛的层面来看，该论文提出了一份全面的技术路线图，阐述了内存、先进封装和光学计算互连（OCI）应如何协同演进，以支持下一代 AI 系统。至关重要的是，它还展示了 SK 海力士如何超越 HBM 创新，在系统层面帮助定义下一代 AI 基础设施的架构。
🖥超大规模 AI 模型已不再于单一芯片或服务器上进行训练。相反，它们运行于由机架和机柜构成的大规模网络之中。在这些架构里，整体系统性能不仅取决于处理器、内存与 AI 加速器之间的连接，还取决于数据在机架间传输的效率。 ℹ机架：一种标准化框架，用于安装和容纳服务器、AI 加速器等硬件设备，它是数据中心基础设施的基本物理构建单元。 ℹ机柜：更高层级的基础设施单元，将多个机架组合在一起，实现网络、电力和冷却的集成管理。 📈计算吞吐量通常每两年翻三倍，而互连带宽仅提升约 1.4 倍，由此形成了带宽瓶颈。 🔍实际上，计算吞吐量每两年增长三倍，而互连带宽在同一时期内仅提升了 1.4 倍，使得带宽瓶颈成为日益严峻的挑战。传统的基于铜的电互连，用于在芯片封装之外和机架之间传输数据，随着传输距离的增加，信号损耗和功耗迅速上升。因此，它们越来越被视为下一代 AI 数据中心的限制因素。 💬“即便计算芯片变得更强大，除非芯片之间的数据移动速度跟得上，否则整体系统性能无法提升。”Kyusang Lee 教授表示，“用光链路替代面临固有物理限制的铜互连，是通往未来可扩展性的最有前景的路径。” 🔧随着带宽瓶颈日益成为 AI 基础设施的根本性制约因素，该论文将 CPO 定位为克服这一挑战的核心技术。SK 海力士 AI 基础设施团队负责人洪承勋这样描述这项技术：CPO 将光收发器集成到与处理器相同的封装中，使芯片能够利用光而非长距离电互连来交换数据。这从根本上改变了数据在 AI 系统中的流动方式，消除了扩展计算能力所面临的最大障碍之一。 🔌传统的铜互连在短距离内仍是经济高效的解决方案。然而，随着传输速度的提升和通信距离的增长，它们需要日益复杂的补偿电路，在长距离传输时会带来更高功耗与更大的数据延迟。通过在封装内集成光学引擎，CPO 最大限度缩短了高速电信号必须传输的距离，并利用光链路完成剩余路径的传输。这将高速通信扩展到机架和机柜之间，同时保持高带宽、高能量传输效能以及强大的信号完整性，并具备更强的抗电磁干扰能力。 📐基于这一架构，研究人员为下一代 AI 基础设施设定了明确的技术目标，包括每个节点超过 100Tb/s 的带宽、低于 1pJ/bit 的能耗，以及芯片到芯片延迟小于 10 纳秒。该论文同时提出了全面的技术路线图，描述了从基于 2D 和 2.5D 互连向 3D 异构堆栈演进的过程，并指出了商业部署中必须解决的关键技术挑战。
🧩光学中心架构概念示意图，光子互连直接将计算资源池中的计算单元与内存池中的内存单元连接。 🔭从长远来看，CPO 的演进预计会把光互连延伸至内存接口，超越传统封装的物理限制。论文提出的光学中心架构，通过光子链路直接连接处理器与内存，提升了系统中数据传输的效率。 🤝通过这种架构，多个 AI 加速器可以共享一个大型内存池，从而实现更灵活的系统级数据移动，同时随着模型不断增长，让 AI 基础设施能够更高效地扩展。 💬“光互连很可能成为未来 AI 基础设施的基础性核心技术。这些技术已经走出实验室，进入商业化早期阶段。然而，关键挑战仍然来自互连芯片、内存、控制器、光子组件的协同设计，以及将硬件作为单个集成系统进行调试。这正是与 SK 海力士合作尤为有意义之处。”Kyusang Lee 教授表示。 💬洪承勋补充道：“此次合作意义尤为重大，因为它汇聚了学术专长与行业经验，共同描绘了 AI 基础设施未来的共同愿景。我们将持续扩大开放合作，为客户及更广泛的 AI 生态系统带来切实价值。”
总体总结
主题正文
- 👨🔬SK 海力士 AI 基础设施团队负责人洪承勋，与弗吉尼亚大学（UVA）电气与计算机工程系 Kyusang Lee 教授担任通讯作者，领导了与伊利诺伊大学厄巴纳‑香槟分校（UIUC）、南洋理工大学（NTU）、麻省理工学院（MIT）及延世大学研究人员的合作研究。
- 🔍实际上，计算吞吐量每两年增长三倍，而互连带宽在同一时期内仅提升了 1.4 倍，使得带宽瓶颈成为日益严峻的挑战。
- 🔧随着带宽瓶颈日益成为 AI 基础设施的根本性制约因素，该论文将 CPO 定位为克服这一挑战的核心技术。
- SK 海力士 AI 基础设施团队负责人洪承勋这样描述这项技术：CPO 将光收发器集成到与处理器相同的封装中，使芯片能够利用光而非长距离电互连来交换数据。
- 然而，随着传输速度的提升和通信距离的增长，它们需要日益复杂的补偿电路，在长距离传输时会带来更高功耗与更大的数据延迟。
- 📐基于这一架构，研究人员为下一代 AI 基础设施设定了明确的技术目标，包括每个节点超过 100Tb/s 的带宽、低于 1pJ/bit 的能耗，以及芯片到芯片延迟小于 10 纳秒。
- 该论文同时提出了全面的技术路线图，描述了从基于 2D 和 2.5D 互连向 3D 异构堆栈演进的过程，并指出了商业部署中必须解决的关键技术挑战。
- 🤝通过这种架构，多个 AI 加速器可以共享一个大型内存池，从而实现更灵活的系统级数据移动，同时随着模型不断增长，让 AI 基础设施能够更高效地扩展。