- 本报告系统阐述了芯片设计流程及EDA（电子设计自动化）行业的核心逻辑。当前芯片设计面临三重压力叠加：复杂度年增50%、设计周期被压缩至以月计、工程师人才严重

• 序号：093
• 星球链接：打开网页
• 附件：图片 0，音频 0，文档 0
• 音频文件：无音频

图片

无图片

正文

• 本报告系统阐述了芯片设计流程及EDA（电子设计自动化）行业的核心逻辑。当前芯片设计面临三重压力叠加：复杂度年增50%、设计周期被压缩至以月计、工程师人才严重短缺，导致设计阶段成为整个半导体产业链的巨大瓶颈。EDA是连接设计意图与可制造硅片的唯一桥梁，行业由Synopsys、Cadence、Siemens EDA三大巨头垄断。文章详细梳理了从规划、架构、RTL设计、验证、综合、物理设计、Signoff到Tapeout、流片、封装、测试、量产等13个设计环节，以及底层PDK、Standard Cell库、Metal Stack、时钟树综合等关键技术概念。同时指出验证环节消耗高达70%项目工作量，物理签核包括DRC、LVS、STA等多项严苛检查。此外，DTCO（设计与工艺协同优化）和STCO（系统与封装协同优化）正在打破传统'墙式'协作模式，AI驱动的设计探索（如Synopsys DSO.ai）和代理式芯片设计流程将是行业未来最大的变革。

本篇报告是 SemiAnalysis 发布的 EDA（电子设计自动化）行业入门级深度报告，全面系统地阐述了从 RTL 代码到流片量产的完整芯片设计流程。核心观点如下： ：自1980年代中期以来，没有EDA就没有现代芯片。Synopsys、Cadence、Siemens EDA三大巨头垄断了全球先进芯片的设计工具链。 ：芯片复杂度每年增长约50%（新工艺节点 + 大型SoC），但设计生产力仅提升约20%；同时设计周期从数年压缩到数月，工程师人才严重短缺——三分之一美国半导体工程师超55岁——这三重压力形成了设计阶段的巨大瓶颈。 ：现代SoC设计中验证环节消耗高达70%的项目工作量，验证工程师是芯片设计公司中人数最多的岗位。三大仿真器（VCS、Xcelium、Questa）主导市场，形式验证（JasperGold、VC Formal）作为补充。 ：从逻辑综合、布局布线、时钟树综合到DRC/LVS/STA/功率签核，每一步都是数十亿晶体管在PPA（性能、功耗、面积）约束下的多目标优化问题。Unified Flow（如Synopsys Fusion Compiler）正在取代传统"竖井式"工具链。 ：设计与工艺协同优化（DTCO）以及系统与封装协同优化（STCO）正在打破传统工艺工程师"抛过墙"的协作模式。Apple、NVIDIA、AMD等头部厂商通过定制标准单元库可获得高达15%的PPA提升。 ：从AI驱动的设计空间探索（如DSO.ai）到代理式芯片设计流程，AI既是EDA工具的用户，也是创造EDA工具的力量——用AI加速器设计下一代AI加速器是行业数十年来最激动人心的发展。

一、EDA行业的历史沿革与三大巨头格局 报告回顾了EDA行业从1960年代手工Rubylith制图、1971年Calma的GDS系统，到1981年"DVM"（Daisy、Mentor、Valid）三家公司开创计算机辅助工程，直至今日三巨头格局的演变： ：1987年推出Design Compiler，开创了商业逻辑综合工具的先河，是当前行业领导者； ：在IC布局和Place-and-Route领域占据领先； ：在验证和物理设计方面具备深厚积累。 这三大公司控制着全球先进芯片设计的命脉，其工具链覆盖了从前端RTL到后端GDSII的每一个环节。 二、芯片设计的13阶段"瀑布流" 报告用一张详尽流程图展示了芯片设计的完整路径： 阶段核心任务关键EDA工具/概念

1. 规划 定义产品需求、PPA目标 PPACt指标
2. 架构 微架构设计、模块划分 DSE（设计空间探索）
3. RTL设计 SystemVerilog代码编写 状态机、时序逻辑
4. RTL验证 仿真+形式验证 VCS、Xcelium、Questa、JasperGold、VC Formal
5. RTL冻结 锁定设计，进入ECO管控 UVM、覆盖率闭合
6. FW/SW开发 并行进行，基于FPGA原型 ZeBu、Palladium仿真器
7. 物理设计 综合、布局、布线、CTS Design Compiler、IC Compiler II、Innovus
8. Signoff DRC/LVS/STA/功率签核 PrimeTime、Tempus、Calibre、IC Validator、Pegasus、RedHawk
9. Tapeout 导出GDSII给晶圆厂 OPC、SRAF
10. 制造与封装 流片+先进封装 CoWoS、EMIB、Foveros
11. 后硅验证 实测、Debug、Binning ATE、Probe Card、HTOL
12. 系统集成 SLT、RVP 客户联合调试
13. 量产 良率提升、CIP Avalon缺陷分析 三、关键设计概念深度解析 报告深入浅出地解释了大量核心技术概念： ：时钟周期必须容纳关键路径延迟，在先进工艺中成为主导因素。 ：TSMC N2拥有，每种逻辑门有多种驱动强度选项、6种以上的Vt（阈值电压）选项，这是Intel 18A初期仅有4种Vt导致PPA受限的核心原因。 ：晶圆厂与设计者之间的核心商业接口，包含LEF、LIB、SPICE、P-cell、寄生提取deck和DRM（设计规则手册）。 ：Tier 1（苹果、AMD、NVIDIA等锚定客户，3+年前获得）；Tier 2（EDA与IP合作伙伴）；Tier 3（标准客户）；Tier 4（学术研究，受限版本）。 ：TT、FF、SS、FS、SF五种工艺角，叠加电压与温度变化，组成多角多模式（MCMM）签核场景。 ：DRC（设计规则检查）、LVS（版图vs原理图）、ERC（电气规则检查）、STA（静态时序分析）。 四、DTCO与STCO：行业未来的关键范式 报告强调，随着摩尔定律放缓，传统"工艺工程师开发 → 抛过墙给设计者"的模式已被淘汰： ：从工艺开发第一天起就用芯片级PPA指标评估工艺选项，形成 Sentaurus TCAD → Mystic → SiliconSmart/HSPICE → IC Compiler II/StarRC/PrimeTime 的完整反馈闭环。 ：将协同优化扩展到chiplet划分、封装选型、跨chiplet带宽/延迟权衡、多die热管理等系统级层面。Intel Ponte Vecchio（47个active die、5个工艺节点、EMIB+Foveros混用）是反面教材，AMD MI455X则计划以正确STCO按期推出。 五、签核的严苛性 报告详细说明了Signoff包含的各类检查，每一项都可能让芯片"翻车"： DRC：先进节点设计规则手册超1000页； STA：PrimeTime和Tempus支持MCMM分析； 功率签核：RedHawk-SC和Voltus处理IR drop与电迁移； ECO补救：功能性ECO仅需底层金属mask变更，时序ECO可能需要完整mask set，每次重新流片都是数千万美元和数月时间的代价。

报告在文末预告了后续两部分内容： ：EDA市场动态分析，将深入剖析Synopsys、Cadence、Siemens三大公司的营收与商业模式，包括中国EDA崛起、IP授权、外包设计合作伙伴以及超大规模云厂商ASIC向COT（Customer Owned Tooling）的转型； ：评估AI对EDA行业的颠覆，涵盖从初创公司、工程师仪表盘到NVIDIA及三大EDA巨头的代理式芯片设计流程。 读者可重点关注后续Part 2中对Synopsys（SNPS）、Cadence（CDNS）以及Siemens（SI）的商业模式分析，这将是行业投资的核心参考。

：本篇为行业基础知识普及（Primer）性质报告，不包含具体投资建议、目标价或买卖评级，不应直接作为投资决策依据。 ：EDA行业由三大巨头高度垄断，新进入者面临极高的技术、生态和客户信任壁垒。任一巨头的重大战略调整（如收购整合、产品路线变更）都可能引发行业重大变革。 ：Part 3中提到的AI对EDA的颠覆（代理式设计、AI驱动探索）是行业最大变量，但其商业化落地节奏、对传统EDA巨头商业模式的冲击程度仍存在较大不确定性，可能对相关公司估值产生双向影响。 ：报告提及的多项前沿技术（背面供电、CFET、Gate-All Around、CoWoS等）仍处于早期阶段，技术路线变化可能导致既有EDA工具投资贬值。 ：EDA工具涉及国家安全，特别是中国EDA自主化进程（华为、华大九天等）以及美国对华EDA出口管制，可能改变全球EDA市场格局。 ：报告指出，最先进SoC设计已耗资数亿美元，任何一次mask respin都是数千万美元损失。若AI需求增速放缓或先进芯片商业化不及预期，整个EDA上游需求将承压。 ：美国半导体工程师年龄结构老化、新生力量不足，长期看可能限制行业整体产出能力，构成系统性风险。

总体总结

主题正文

1. 文章详细梳理了从规划、架构、RTL设计、验证、综合、物理设计、Signoff到Tapeout、流片、封装、测试、量产等13个设计环节，以及底层PDK、Standard Cell库、Metal Stack、时钟树综合等关键技术概念。
2. 报告回顾了EDA行业从1960年代手工Rubylith制图、1971年Calma的GDS系统，到1981年"DVM"（Daisy、Mentor、Valid）三家公司开创计算机辅助工程，直至今日三巨头格局的演变：
3. ：TSMC N2拥有，每种逻辑门有多种驱动强度选项、6种以上的Vt（阈值电压）选项，这是Intel 18A初期仅有4种Vt导致PPA受限的核心原因。
4. ：从工艺开发第一天起就用芯片级PPA指标评估工艺选项，形成 Sentaurus TCAD → Mystic → SiliconSmart/HSPICE → IC Compiler II/StarRC/PrimeTime 的完整反馈闭环。
5. ：EDA市场动态分析，将深入剖析Synopsys、Cadence、Siemens三大公司的营收与商业模式，包括中国EDA崛起、IP授权、外包设计合作伙伴以及超大规模云厂商ASIC向COT（Customer Owned Tooling）的转型；
6. 读者可重点关注后续Part 2中对Synopsys（SNPS）、Cadence（CDNS）以及Siemens（SI）的商业模式分析，这将是行业投资的核心参考。
7. ：本篇为行业基础知识普及（Primer）性质报告，不包含具体投资建议、目标价或买卖评级，不应直接作为投资决策依据。
8. ：Part 3中提到的AI对EDA的颠覆（代理式设计、AI驱动探索）是行业最大变量，但其商业化落地节奏、对传统EDA巨头商业模式的冲击程度仍存在较大不确定性，可能对相关公司估值产生双向影响。