- ECTC 2026大会显示先进封装成为AI加速器核心扩展方向。Intel推出EMIB-T技术，通过TSV和MIM电容提升功率传输和信号密度，缩小与TSMC
- 序号：182
- 星球链接：打开网页
- 附件：图片 0，音频 0，文档 0
- 音频文件：无音频
图片
无图片
正文
- ECTC 2026大会显示先进封装成为AI加速器核心扩展方向。Intel推出EMIB-T技术，通过TSV和MIM电容提升功率传输和信号密度，缩小与TSMC CoWoS差距。Marvell和Nvidia推动定制HBM，将控制器和PHY移至HBM基片，可节省约60%加速器面积。微流体冷却实现5kW以上散热，Microsoft展示GH200实际测试。光子互连通过OMIB和Lightmatter Passage M1000实现高带宽密度。总体看，先进封装、散热和互连是下一代AI芯片的关键瓶颈。
本报告基于ECTC 2026大会的技术披露，系统梳理了先进封装、内存互联、散热及光学互连领域的最新进展。核心结论是：随着晶体管密度缩放放缓，先进封装已成为AI加速器性能提升的主要杠杆，但高功率密度、高带宽内存（HBM）I/O倍增以及封装尺寸扩大正给传统架构带来严峻挑战。Intel的EMIB-T、Marvell的定制HBM、微流体冷却以及光子互连技术有望在2027-2029年间重塑AI芯片的设计范式。
Intel EMIB-T：缩小与CoWoS差距的关键一步 EMIB-T是Intel下一代嵌入式桥接封装技术，核心改进在于引入TSV（硅通孔）和MIM（金属-绝缘体-金属）电容。相比前代EMIB，EMIB-T的凸点间距从45μm缩小至36/35μm，并正向25μm推进，凸点密度提升65%。通过TSV直接在桥接内传输功率，DC压降降低68-80%，MIM电容（500 nF/mm²）改善PDN交流阻抗超82%。Intel还展示了240mm×240mm四分之一面板级封装测试，目标用于Google TPU v9等超大芯片。不过，EMIB-T在集成电压调节器、深沟槽电容等方面仍落后于TSMC CoWoS，良率和生态成熟度有待验证。 定制HBM：打破JEDEC标准的性能瓶颈 Marvell首次详细披露定制HBM4E的封装细节。通过将HBM控制器、PHY及管理逻辑从加速器ASIC移至HBM基片，可将ASIC上HBM相关面积节省约60%，同时缩短互连通道长度（6.5mm→1.5mm），并采用成本更低的有机RDL中介层。定制接口以1024通道@32Gb/s实现4.1TB/s带宽，等效于JEDEC HBM4E 2048位@16Gb/s。Nvidia已宣布Feynman将采用定制HBM，预计可释放约16%的GPU核心面积用于计算。AMD MI450/MI500也可能通过类似技术搭配LPDDR实现容量扩展。 HBM4E封装与热挑战 三星提出8层硅中介层方案，相比预估需求减少20%层数，通过重复的“两信号/一接地”排布和超高压电容量（UHC）均衡布局，支持12Gb/s以上速率。同时，三星比较了热压键合（TCB）与混合铜键合（HCB）对HBM散热的影响：HCB使内部热阻降低12-13%，但系统级热阻反而微增2.3%。随着自定义HBM基片功耗增加（最多3倍），GPU-HBM串扰对总热阻的贡献从13%降至5%，HCB的优势更为明显。未来20-hi/24-hi堆叠需更激进的冷却方案。 微流体冷却：直接硅片散热将功耗推至5kW+ TSMC在CoWoS-R上验证了硅微柱直接冷却方案：将微柱刻蚀在SoC背面，以40°C DI水在8LPM流量下可耗散5.3kW，远超传统带盖（2.3kW）或裸片（3.0kW）方案。微软则在实际GH200 GPU上测试了直刻微通道冷却，GPU结到入口热阻降低51-60%，整体封装热阻降低50%。6个月可靠性测试仅发现9次潜在堵塞，且无硅侵蚀。该技术有望在下一代GB300/Rubin级别GPU中规模化部署。 光子互连：突破带宽与功耗瓶颈 Marvell的OMIB（光学多芯片互连桥）采用有机RDL中介层局部嵌入PIC和电桥，避免全光波导中介层的良率问题。演示显示带宽密度达1.8Tbps/mm²。相比全硅中介层，有机基板上PIC温升仅5°C，电热瞬态响应慢10倍，更适合EAM调制器。Lightmatter的Passage M1000光波导中介层（~2100mm²）展示了15个ASIC芯片的组装，在260°C回流焊下受控翘曲（：Intel实现175°C低温细晶铜键合；Applied Materials与EV Group展示450nm间距键合（98%良率），但需去除BTA残留。 ：Intel/SPIL的扇出嵌入式桥（FO-EB）、IBM的直接桥多芯片（DBrM）、Unimicron的免中介层桥接等，为突破圆形晶圆面积限制提供路径。 ：SPIL的碳纤维基TIM（HCF-TIM）在150°C/1000小时后保持95%覆盖，优于液态金属基TIM。 ：Intel实现510mm×515mm、24层玻璃芯板，集成EMIB桥和光波导，但良率成熟度仍需2-3年。 ：UCIe 3.0推动2/2μm线宽向1/1μm演进，TSMC/GUC验证了8层RDL支持36GT/s。 ：三星的垂直铜柱叠层（VCS）无TSV，4层DRAM功耗降低41%，带宽提升2.6倍，有望用于移动端及低功耗AI模块。
本报告为技术综述，未给出具体公司评级或目标价。但从产业趋势看，先进封装和HBM相关设备、材料、OSAT厂商将显著受益。推荐关注：（EMIB-T商用化进展）、（定制HBM及光互连设计能力）、（HBM4/HBM4E量产节奏）、（混合键合设备）、（CPO产业链）。作为CoWoS领导者，短期地位稳固，但Intel EMIB-T的追赶值得警惕。
：EMIB-T需年末才完成4.5×倍缩片认证，光子互连（OMIB、Lightmatter）的大规模量产良率仍不明确。 ：Intel与TSMC在先进封装领域的军备竞赛可能压低利润率；定制HBM可能削弱JEDEC统一标准，增加碎片化成本。 ：微流体冷却在数据中心集群中的MTBF数据尚未公布，长期堵塞或腐蚀风险需跟踪。 ：SeWaRe裂纹问题虽有所缓解，但全面板级玻璃基板量产预计要到2028年之后。 ：先进封装设备对华出口管制可能影响全球供应链，尤其是HBM和硅中介层材料。
总体总结
主题正文
- 核心结论是：随着晶体管密度缩放放缓，先进封装已成为AI加速器性能提升的主要杠杆，但高功率密度、高带宽内存（HBM）I/O倍增以及封装尺寸扩大正给传统架构带来严峻挑战。
- 通过TSV直接在桥接内传输功率，DC压降降低68-80%，MIM电容（500 nF/mm²）改善PDN交流阻抗超82%。
- 通过将HBM控制器、PHY及管理逻辑从加速器ASIC移至HBM基片，可将ASIC上HBM相关面积节省约60%，同时缩短互连通道长度（6.5mm→1.5mm），并采用成本更低的有机RDL中介层。
- Nvidia已宣布Feynman将采用定制HBM，预计可释放约16%的GPU核心面积用于计算。
- 同时，三星比较了热压键合（TCB）与混合铜键合（HCB）对HBM散热的影响：HCB使内部热阻降低12-13%，但系统级热阻反而微增2.3%。
- TSMC在CoWoS-R上验证了硅微柱直接冷却方案：将微柱刻蚀在SoC背面，以40°C DI水在8LPM流量下可耗散5.3kW，远超传统带盖（2.3kW）或裸片（3.0kW）方案。
- Lightmatter的Passage M1000光波导中介层（~2100mm²）展示了15个ASIC芯片的组装，在260°C回流焊下受控翘曲（：Intel实现175°C低温细晶铜键合；
- 推荐关注：（EMIB-T商用化进展）、（定制HBM及光互连设计能力）、（HBM4/HBM4E量产节奏）、（混合键合设备）、（CPO产业链）。