韬定律：从“拼制程”走向“拼系统时延”，重点关注先进封测+先进互联 核心观点：以时空换几何，以系统赢单点 华为提出“韬（τ）定律”，本质是半导体性能提升从“几何
- 序号：447
- 星球链接：打开网页
- 附件：图片 0，音频 0，文档 0
- 音频文件：无音频
图片
无图片
正文
韬定律：从“拼制程”走向“拼系统时延”，重点关注先进封测+先进互联
核心观点：以时空换几何，以系统赢单点 华为提出“韬（τ）定律”，本质是半导体性能提升从“几何缩微”转向“时间缩微”。过去靠晶体管做小、制程节点推进来提升性能；未来更多靠芯片架构、3D集成、先进封装、内存互联、光互联等方式压缩系统时延。 逻辑折叠：把关键互联从平面搬到立体空间 --传统芯片像“平房”，逻辑单元都铺在同一平面，距离一远，金属连线变长，RC延迟、功耗都会上升。 --逻辑折叠相当于“盖楼房”，把部分高速信号、clock、transceiver/receiver等关键互联区域拆到另一层晶圆，通过3D垂直互联缩短路径。 --主晶圆更多负责核心core计算，原本被顶层金属互联占用的面积被释放出来，有效晶体管密度、频率和能效都有提升空间。 --华为论文中提到，LogicFolding在固定制程节点下实现晶体管密度、功耗效率和频率提升，说明先进封装已经从“后道工艺”升级为性能提升路径。 先进封装：从“封”变成“3D堆叠性能放大器” --逻辑折叠的关键是HybridBonding、TSV、RDL、晶圆减薄、精密对准、低温键合等3D集成工艺。 --后续Chiplet、HBM、CoWoS-L、3D堆叠持续推进，先进封装承担的不只是连接功能，而是直接决定芯片密度、互联时延、功耗和系统性能。 --行业竞争将从“有产能”升级到“有高密度互联能力、有良率控制能力、有系统级客户绑定能力”。 先进测试/设备：复杂度提升带来价值量扩张 --3D堆叠、Die-to-Die互联、HBM/Chiplet集成后，测试环节显著增多，测试时长、测试难度、探针卡精度要求同步提升。 --同时类比CoWoS/HBM产业链，芯片越复杂，测试机、探针卡、老化测试、系统级测试价值量越高。 先进互联：I/O墙和内存墙成为系统核心瓶颈 --韬定律在AI系统侧强调，未来瓶颈不只在算力，而在数据搬运：CPU/GPU与DRAM、HBM、CXL内存池、光互联之间的效率决定系统上限。 --华为提出UnifiedBus、Hi-ONE近封装光I/O、3DFolding，本质都是在解决互联墙、内存墙、功耗墙。。 --因此，韬定律利好系统级内存互联芯片公司，龙头公司有望从“DDR接口芯片龙头”升级为“AI先进互联平台型龙头”。 建议关注： 先进封装：盛合晶微、长电科技、通富微电、甬矽电子、汇成股份、华天科技、晶方科技等 先进测试/设备：长川科技、华峰测控、伟测科技、利扬芯片、金海通、芯碁微装、精智达、矽电股份等 先进互联：澜起科技
总体总结
主题正文
- 韬定律：从“拼制程”走向“拼系统时延”，重点关注先进封测+先进互联
- --逻辑折叠相当于“盖楼房”，把部分高速信号、clock、transceiver/receiver等关键互联区域拆到另一层晶圆，通过3D垂直互联缩短路径。
- --主晶圆更多负责核心core计算，原本被顶层金属互联占用的面积被释放出来，有效晶体管密度、频率和能效都有提升空间。
- --华为论文中提到，LogicFolding在固定制程节点下实现晶体管密度、功耗效率和频率提升，说明先进封装已经从“后道工艺”升级为性能提升路径。
- --后续Chiplet、HBM、CoWoS-L、3D堆叠持续推进，先进封装承担的不只是连接功能，而是直接决定芯片密度、互联时延、功耗和系统性能。
- --3D堆叠、Die-to-Die互联、HBM/Chiplet集成后，测试环节显著增多，测试时长、测试难度、探针卡精度要求同步提升。
- --韬定律在AI系统侧强调，未来瓶颈不只在算力，而在数据搬运：CPU/GPU与DRAM、HBM、CXL内存池、光互联之间的效率决定系统上限。
- --华为提出UnifiedBus、Hi-ONE近封装光I/O、3DFolding，本质都是在解决互联墙、内存墙、功耗墙。