📰 随着台积电 CoWoS 产能持续紧缺，英特尔的 EMIB 已成为强有力的替代方案，据传 IC 设计龙头联发科正采取双重先进封装策略。 据《》报道，联发科正加
- 序号：193
- 星球链接：打开网页
- 附件：图片 0，音频 0，文档 0
- 音频文件：无音频
图片
无图片
正文
📰
随着台积电 CoWoS 产能持续紧缺，英特尔的 EMIB 已成为强有力的替代方案，据传 IC 设计龙头联发科正采取双重先进封装策略。 据《》报道，联发科正加速进军 AI ASIC 和数据中心市场。 行业消息人士透露，该公司在深化与台积电在 CoWoS 和 SoIC 领域合作的同时，也针对特定客户的 ASIC 芯片引入了英特尔的 EMIB 技术，旨在为未来的客户提供更多元化的选择。 联发科表示，AI 基础设施的需求依然极其强劲，而封装技术现已成为解决方案的关键组成部分。 因此，该公司表示必须投资多种封装技术，以满足客户的多样化需求。 供应链消息人士称，联发科认为 EMIB 具有重大价值，据报道其执行进度正顺利推进。 值得注意的是，联发科近期聘请了台积电前研发及先进封装主管余振华担任兼职顾问。 据报告指出，此举不仅将深化与台积电在 CoWoS 和 SoIC 方面的合作，还将增强联发科在下一代 ASIC 和 AI 基础设施封装技术方面的实力。 正如行业媒体所指出的，行业分析师认为，这一策略可能有助于联发科获得更高优先级的 CoWoS 产能，并为其预计在 2028 年实现的 AI ASIC 出货目标奠定领先地位。 届时，其市场份额预计将达到 26%，即近 500 万颗。 这一策略预计将在即将推出的 AI 芯片项目中得到体现。 据《》报道，谷歌下一代 TPU 8 架构将包括用于训练的 TPU 8t 和用于推理的 TPU 8i。 据报道，联发科参与了以训练为核心的 TPU 8t 的核心设计，其 AI ASIC 将采用台积电的 N3P 工艺和 CoWoS-S 先进封装技术，而 TPU v8e 则预计将采用英特尔的 EMIB 技术。 📌 根据市场分析机构的分析，与台积电的 CoWoS 相比，英特尔的 EMIB 具有多项优势，包括通过嵌入式硅桥消除了对大型中介层的需求、提高了制造良率、降低了翘曲风险并增强了长期可靠性。 EMIB 还支持更大的有效光罩尺寸缩放，EMIB-M 已经达到 3 倍，并预计在 2026-2027 年达到 8-12 倍，相比之下，目前的 CoWoS-S 为 3.3 倍，CoWoS-L 约为 3.5 倍。 然而，分析机构指出，与 CoWoS 相比，EMIB 有限的桥梁面积和布线密度可能会限制带宽并增加延迟，因此它比高带宽、超低延迟的 GPU 更适合用于 ASIC。
总体总结
主题正文
- 行业消息人士透露，该公司在深化与台积电在 CoWoS 和 SoIC 领域合作的同时，也针对特定客户的 ASIC 芯片引入了英特尔的 EMIB 技术，旨在为未来的客户提供更多元化的选择。
- 据报告指出，此举不仅将深化与台积电在 CoWoS 和 SoIC 方面的合作，还将增强联发科在下一代 ASIC 和 AI 基础设施封装技术方面的实力。
- 正如行业媒体所指出的，行业分析师认为，这一策略可能有助于联发科获得更高优先级的 CoWoS 产能，并为其预计在 2028 年实现的 AI ASIC 出货目标奠定领先地位。
- 届时，其市场份额预计将达到 26%，即近 500 万颗。
- 据报道，联发科参与了以训练为核心的 TPU 8t 的核心设计，其 AI ASIC 将采用台积电的 N3P 工艺和 CoWoS-S 先进封装技术，而 TPU v8e 则预计将采用英特尔的 EMIB 技术。
- 根据市场分析机构的分析，与台积电的 CoWoS 相比，英特尔的 EMIB 具有多项优势，包括通过嵌入式硅桥消除了对大型中介层的需求、提高了制造良率、降低了翘曲风险并增强了长期可靠性。
- EMIB 还支持更大的有效光罩尺寸缩放，EMIB-M 已经达到 3 倍，并预计在 2026-2027 年达到 8-12 倍，相比之下，目前的 CoWoS-S 为 3.3 倍，CoWoS-L 约为 3.5 倍。
- 然而，分析机构指出，与 CoWoS 相比，EMIB 有限的桥梁面积和布线密度可能会限制带宽并增加延迟，因此它比高带宽、超低延迟的 GPU 更适合用于 ASIC。