--- title: "- 摩根士丹利认为，内存短缺将在整个AI周期中持续制约AI基础设施建设，但行业不会等待DRAM晶圆厂建成。报告分析了三种应对内存瓶颈的路径：1）降低内存规格（d" topic_id: 14425442528488412 created_at: 2026-10-06T21:24:38.423+0800 source: zsxq type: topic cssclasses: zsxq-vault --- # - 摩根士丹利认为，内存短缺将在整个AI周期中持续制约AI基础设施建设，但行业不会等待DRAM晶圆厂建成。报告分析了三种应对内存瓶颈的路径：1）降低内存规格（d - 序号：035 - 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/14425442528488412) - 附件：图片 0，音频 0，文档 0 - 音频文件：_无音频_ ## 图片 _无图片_ ## 正文 - 摩根士丹利认为，内存短缺将在整个AI周期中持续制约AI基础设施建设，但行业不会等待DRAM晶圆厂建成。报告分析了三种应对内存瓶颈的路径：1）降低内存规格（de-speccing），如NVIDIA Rubin系列降低HBM和LPDDR5配置；2）AI工作负载解耦，将推理分为prefill和decode两个阶段分别优化；3）CXL内存集中化，通过高速互连实现内存池化共享。预计CXL芯片市场规模将从约40亿美元扩大至2030年约60亿美元。受益标的：MU和SNDK（内存供应持续紧张）、ALAB和MRVL（CXL与更大scale-up域）、CBRS（推理解耦）。摩根士丹利继续看好MU和SNDK。 摩根士丹利（Morgan Stanley）于2026年10月5日发布关于AI半导体行业的深度报告，核心观点是：。报告识别出三条主要的技术应对路径，并指出了各路径的潜在受益标的。 关键受益公司： ：内存供应商，维持Overweight评级 ：CXL与大规模scale-up受益方 ：推理解耦受益方 一、内存短缺的长期性 报告开篇明确指出，AI行业普遍预期未来多年将持续面临内存供应短缺。NVIDIA CEO黄仁勋也公开强调行业需要"换一种思维方式"来应对瓶颈。这意味着问题不是短期周期性现象，而是AI算力需求增长远超DRAM产能扩张速度的结构性矛盾。 驱动内存需求持续增长的核心因素有三个： ：前沿AI模型参数每6个月翻一倍（LLM时代增速是前LLM时代的3倍） ：LLM上下文窗口每年增长约5倍（闭源约4.8倍，开源约6.1倍） ：每个会话需独立存储KV缓存，对内存容量与带宽需求激增 三条绕过内存瓶颈的技术路径 路径一：降低内存规格（De-speccing） 这是最直接的应对方式，但也是最不利的。NVIDIA正在为Rubin提供多种降低内存配置的SKU： ：每机柜容量从54TB降至28TB（采用96GB SOCAMM2模块替代192GB模块） ：Rubin原计划288GB/GPU（8堆栈12hi HBM4），现提供192GB版本（8堆栈8hi） ：从4芯片设计改为2芯片，HBM从1TB降至512GB，可能停留在HBM4而非4e，容量范围可能降至192GB-384GB 摩根士丹利指出，降低规格只是——某一层内存被压缩后，压力会传导至其他层级。例如，降低LPDDR5规格会导致NAND的KV缓存存储需求增加；降低HBM则可能将压力推向scale-up带宽和CPU IO。 ：直接受益者较少，但允许算力公司维持出货量，并将部分瓶颈从DRAM转移至NAND。从边际角度看，de-speccing推动了更大scale-up域的需求，间接受益ALAB和MRVL。 路径二：AI工作负载解耦（Disaggregation） 这是报告篇幅最大、分析最深入的部分。核心思路是：。 （处理输入提示）：计算密集型 （逐token生成输出）：内存带宽和容量密集型 通过解耦，可以针对不同阶段采用不同的内存架构，例如用HBM容量型内存处理prefill，用高带宽SRAM处理decode。 主要玩家及其方案： 公司方案特点 晶圆级处理器 + 片上SRAM，与AMD/AWS合作部署解耦架构（4Q26与AMD、1Q27与AWS） Groq LPU采用片上高带宽SRAM，集成至Vera Rubin平台，搭配HBM GPU使用 数字内存内计算，将计算置于SRAM旁，减少数据移动，量产Corsair产品 可重构数据流架构 + 三层内存（SRAM/HBM/DDR） ：CBRS是纯粹的解耦推理受益标的；NVDA通过整合Groq技术也间接受益。 路径三：CXL内存集中化 CXL（Compute Express Link）是基于PCIe的高速互连协议，允许外部内存像本地内存一样被访问。三大用例： ：单处理器获得超出本地通道的内存容量 ：多处理器访问同一内存资源 ：动态分配共享内存池 过去CXL主要用于传统CPU计算，但AI推理正在打开新的市场空间： AI的KV缓存容量需求快速增长，且并非所有数据都需要常驻HBM CXL连接的DRAM可作为低成本、高容量的补充内存层 ：CXL芯片市场预计将从原来的约40亿美元（内存控制器）扩大到2030年约60亿美元（包含相关内存附加半导体内容）。Marvell预计CXL在CY2028将贡献超10亿美元收入。 ：ALAB（Leo/Lego产品线，2027年量产）、MRVL（Structera X/S产品线，ramp-up中） 二、对DRAM供应商的"利空"分析 报告坦诚指出，降低内存规格在确实对DRAM厂商有一定负面影响。然而，摩根士丹利认为： 行业绝不会因DRAM短缺而停止AI建设 内存周期的核心驱动是 因供应限制（而非价格因素）降低规格，意味着未来产能恢复时将被快速消化。因此DRAM周期风险与AI整体风险趋同——即AI本身是否减速。 但报告也强调了一种特殊风险：如果AI因土地/电力/机房等基础设施瓶颈而减速，可能引发与算力公司不同的内存周期扰动。 公司评级受益逻辑 Overweight 内存长期短缺，DRAM/NAND需求持续旺盛 Overweight NAND受益于KV缓存需求及存储层次转移 未明确给出评级 CXL内存控制器（Leo）2027年量产，KV缓存卸载设计赢单 未明确给出评级 CXL产品矩阵（Structera X/S），CY2028 CXL收入超10亿美元 未上市/未覆盖 解耦推理纯标的，4Q26与AMD合作生产 CXL TAM扩大路径：约40亿美元 → 约60亿美元（2030E），主要由AI驱动，包括： 主机侧CXL内存（推理与agentic工作负载） 加速器侧CXL内存 机柜级共享与池化 ：如果AI整体需求放缓，内存周期将随之降温，这是DRAM厂商面临的最大风险。 ：若AI因土地、电力、机房等基础设施瓶颈而减速，可能造成内存与算力公司不同步的周期波动。 ：CXL市场规模预测依赖多项假设，AI用例仍处早期部署阶段，CPU侧、加速器侧与池化内存之间的边界仍在定义中。 ：超大规模云厂商可能选择非CXL互连、更大的HBM堆栈或基于闪存的上下文层级，CXL并非唯一选择。 ：降低规格只是临时措施，若AI需求持续超预期，被压制的内存规格可能快速回升，从而减少de-speccing的负面影响。 ：随着定制化base die的引入，HBM带宽驱动力（DRAM PHY）可由算力厂商设计，DRAM厂商在HBM价值链中的定价权可能被削弱。 ## 总体总结 主题正文 1. 报告分析了三种应对内存瓶颈的路径：1）降低内存规格（de-speccing），如NVIDIA Rubin系列降低HBM和LPDDR5配置； 2. 预计CXL芯片市场规模将从约40亿美元扩大至2030年约60亿美元。 3. 摩根士丹利（Morgan Stanley）于2026年10月5日发布关于AI半导体行业的深度报告，核心观点是：。 4. 驱动内存需求持续增长的核心因素有三个： 5. ：LLM上下文窗口每年增长约5倍（闭源约4.8倍，开源约6.1倍） 6. ：CXL芯片市场预计将从原来的约40亿美元（内存控制器）扩大到2030年约60亿美元（包含相关内存附加半导体内容）。 7. 但报告也强调了一种特殊风险：如果AI因土地/电力/机房等基础设施瓶颈而减速，可能引发与算力公司不同的内存周期扰动。 8. ：降低规格只是临时措施，若AI需求持续超预期，被压制的内存规格可能快速回升，从而减少de-speccing的负面影响。