---
title: "【华为全联接大会：昇腾960提前，NPO超节点打开国产算力新一轮硬件增量】 上午最大增量，可以概括为“昇腾960提前+11颗超节点芯片全家桶+NPO光互联+百万"
topic_id: 45548548842882428
created_at: 2026-09-17T13:08:38.791+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 【华为全联接大会：昇腾960提前，NPO超节点打开国产算力新一轮硬件增量】 上午最大增量，可以概括为“昇腾960提前+11颗超节点芯片全家桶+NPO光互联+百万

- 序号：230
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/45548548842882428)
- 附件：图片 1，音频 0，文档 0
- 音频文件：_无音频_

## 图片

### 8858422848142822

![[assets/images/260917_1308_【华为全联接大会：昇腾960提前，NPO超节点打开国产算力新一轮硬件增量】 上午最大增量，可以概括为__8858422848142822.jpg|1200]]

## 正文

【华为全联接大会：昇腾960提前，NPO超节点打开国产算力新一轮硬件增量】
上午最大增量，可以概括为“昇腾960提前+11颗超节点芯片全家桶+NPO光互联+百万卡集群”。
1）960进度提前，2027年进入代际切换：昇腾960DT计划于2027Q1推出，较原计划提前三个季度；960PR计划于2027Q3推出，提前一个季度，后续970、980将分别于2028、2029年按年迭代。按现场披露口径，昇腾960支持2PFLOPS FP8、4PFLOPS FP4算力，配备288GB HBM，内存带宽9.6TB/s、片间互联带宽2.2TB/s，核心算力和存储能力较上一代实现翻倍。
2）#“韬定律”替代单纯制程竞赛，全栈协同成为主线：华为后续芯片演进不再只依赖晶体管微缩，而是通过降低RC时间常数、逻辑折叠、3D集成，以及计算、HBM、互联和软件协同，持续提升系统有效算力。960之后保持一年一代、核心算力翻倍，同时显著提升访存容量、带宽和互联能力。其本质是以架构和工程能力对冲制程约束。
3）#11颗超节点芯片全家桶公开，NPO是本次最新增量：华为围绕UnifiedBus发布覆盖计算、互联和存储的11颗关键芯片，形成以鲲鹏、昇腾为核心的超节点体系。Atlas 860风冷超节点计划于2027Q2推出，Atlas 960液冷超节点计划于2027Q3推出，其中Atlas 960将引入NPO近封装光学，通过缩短电互联距离改善带宽、时延和功耗，同时保留光引擎可插拔、可维护优势。华为超级集群规划最高支持100万个NPU。
4）#从技术路线走向规模商用，硬件变现进入兑现期：目前昇腾超节点累计部署已超过1000套、覆盖370多家客户，Atlas 950开始规模商用；同时推出OceanStor M900 AI记忆存储，面向Agent和长序列场景强化多级KV Cache，补齐“计算—互联—存储”闭环。
华泰计算机 郭雅丽/范昳蕊/袁泽世/岳铂雄/王浩天（17860627839）/徐诚伟 #昇腾

## 总体总结

主题正文
1. 1）960进度提前，2027年进入代际切换：昇腾960DT计划于2027Q1推出，较原计划提前三个季度；
2. 按现场披露口径，昇腾960支持2PFLOPS FP8、4PFLOPS FP4算力，配备288GB HBM，内存带宽9.6TB/s、片间互联带宽2.2TB/s，核心算力和存储能力较上一代实现翻倍。
3. 2）#“韬定律”替代单纯制程竞赛，全栈协同成为主线：华为后续芯片演进不再只依赖晶体管微缩，而是通过降低RC时间常数、逻辑折叠、3D集成，以及计算、HBM、互联和软件协同，持续提升系统有效算力。
4. 960之后保持一年一代、核心算力翻倍，同时显著提升访存容量、带宽和互联能力。
5. 3）#11颗超节点芯片全家桶公开，NPO是本次最新增量：华为围绕UnifiedBus发布覆盖计算、互联和存储的11颗关键芯片，形成以鲲鹏、昇腾为核心的超节点体系。
6. Atlas 860风冷超节点计划于2027Q2推出，Atlas 960液冷超节点计划于2027Q3推出，其中Atlas 960将引入NPO近封装光学，通过缩短电互联距离改善带宽、时延和功耗，同时保留光引擎可插拔、可维护优势。
7. 4）#从技术路线走向规模商用，硬件变现进入兑现期：目前昇腾超节点累计部署已超过1000套、覆盖370多家客户，Atlas 950开始规模商用；
8. 同时推出OceanStor M900 AI记忆存储，面向Agent和长序列场景强化多级KV Cache，补齐“计算—互联—存储”闭环。
