---
title: "【东北电子】华为韬，中国道：韬芯片交出能效答卷，低功耗EDA迎来机遇 2026年9月4日，华为何庭波在ChinaXiv提交第二篇韬定律论文预印本，披露麒麟202"
topic_id: 82258844214425482
created_at: 2026-09-06T22:38:01.144+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 【东北电子】华为韬，中国道：韬芯片交出能效答卷，低功耗EDA迎来机遇 2026年9月4日，华为何庭波在ChinaXiv提交第二篇韬定律论文预印本，披露麒麟202

- 序号：036
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/82258844214425482)
- 附件：图片 0，音频 0，文档 0
- 音频文件：_无音频_

## 图片

_无图片_

## 正文

【东北电子】华为韬，中国道：韬芯片交出能效答卷，低功耗EDA迎来机遇

2026年9月4日，华为何庭波在ChinaXiv提交第二篇韬定律论文预印本，披露麒麟2026逻辑折叠芯片的性能、功耗及功率密度数据，回应三维堆叠的发烫质疑。

功耗难题找到解法、逻辑折叠交出实测答卷

三维堆叠把更多晶体管放进有限空间，功耗曾是韬路线落地的重要担忧。华为此次披露的结果提供了新的观察：相较麒麟9030 Pro，同等性能下，麒麟2026的NPU、GPU功耗分别下降66%、58%，CPU性能核在HNX测试中下降41%。

节电的关键在于，逻辑折叠将部分横向长线变为垂直短连线，再利用更多并行单元，以更低频率、电压完成相同任务。即便晶体管缩小受限，电路与架构创新同样能够推动能效进步。

工艺突破打开空间、设计能力决定兑现

低功耗并非堆叠的附赠品，而是软硬件协同设计的成果。如何分配并行资源、选择电压频率、避免上下层热点重叠，决定了芯片能否兼顾性能与温度。与此同时，连接越密，跨层设计的自由度越高，对工艺模型、功耗分析、时序验证和热感知布局的要求也越高。韬路线向前推进，离不开晶圆厂与EDA厂商共同迭代。

相关梳理（未覆盖标的不作任何投资推荐）：

1）低功耗EDA：韬芯片的节电需要从设计源头实现，功耗分析、优化与验证的价值进一步凸显。

相关标的：中胤时尚（未覆盖）、华大九天（未覆盖）、概伦电子、广立微等；

2）制造工艺变化：垂直逻辑折叠好比打地基、起高楼，混合键合负责扎钢筋、C-Molding负责灌水泥，CMP、TSV、模塑设备与材料成为不可缺少的配套环节。

相关标的：耐科装备（未覆盖）、三佳科技（未覆盖）、华海诚科、拓荆科技、北方华创、盛美上海等。

3）晶圆制造：韬路线提供了缓解功耗约束的工程方案，有望降低落地难度，推动更多芯片上“韬”技术，利好具备相关工艺能力的晶圆厂。

相关标的：中芯国际（未覆盖）、华虹宏力、燕东微（未覆盖）、胜科纳米等。

风险提示：技术落地不及预期、量产良率爬坡风险、需求不及预期

## 总体总结

主题正文
1. 2026年9月4日，华为何庭波在ChinaXiv提交第二篇韬定律论文预印本，披露麒麟2026逻辑折叠芯片的性能、功耗及功率密度数据，回应三维堆叠的发烫质疑。
2. 华为此次披露的结果提供了新的观察：相较麒麟9030 Pro，同等性能下，麒麟2026的NPU、GPU功耗分别下降66%、58%，CPU性能核在HNX测试中下降41%。
3. 节电的关键在于，逻辑折叠将部分横向长线变为垂直短连线，再利用更多并行单元，以更低频率、电压完成相同任务。
4. 相关梳理（未覆盖标的不作任何投资推荐）：
5. 1）低功耗EDA：韬芯片的节电需要从设计源头实现，功耗分析、优化与验证的价值进一步凸显。
6. 2）制造工艺变化：垂直逻辑折叠好比打地基、起高楼，混合键合负责扎钢筋、C-Molding负责灌水泥，CMP、TSV、模塑设备与材料成为不可缺少的配套环节。
7. 3）晶圆制造：韬路线提供了缓解功耗约束的工程方案，有望降低落地难度，推动更多芯片上“韬”技术，利好具备相关工艺能力的晶圆厂。
8. 风险提示：技术落地不及预期、量产良率爬坡风险、需求不及预期