---
title: "华为韬定律新论文重点解读Xsilverhand 周末华为发布韬定律新论文，题目为《华为韬芯片本应“熔毁”》，针对大家所关注的散热问题给出实测数据、分析与解决方案"
topic_id: 55521144125541214
created_at: 2026-09-05T20:30:55.040+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 华为韬定律新论文重点解读Xsilverhand 周末华为发布韬定律新论文，题目为《华为韬芯片本应“熔毁”》，针对大家所关注的散热问题给出实测数据、分析与解决方案

- 序号：086
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/55521144125541214)
- 附件：图片 0，音频 0，文档 0
- 音频文件：_无音频_

## 图片

_无图片_

## 正文

华为韬定律新论文重点解读Xsilverhand

周末华为发布韬定律新论文，题目为《华为韬芯片本应“熔毁”》，针对大家所关注的散热问题给出实测数据、分析与解决方案。我们对重点做以下总结:
1、韬芯片在提高密度的同时降低了功耗在典型的SoC中，数据传输的功耗(约占80%)超过了计算本身的功耗，而电路折叠将关键路径原本需要通过数百微米的水平连接更改为垂直的数微米的连接。总体而言，通过电路折叠，典型核心导线长度缩短了20%，关键路径导线缩短了70%，最耗能的导线-时钟缓冲器数量削减了一半。
此外，电路折叠实现的晶体管数量提升可用于构建更多并行核心，使得每个核心能够以更低电压和时钟频率运行，提供功多灵活性。从最终结果来看，与前代平面结构芯片相比，在性能一致的前提下，麒麟2026在实际基准测试中实现了NPU功耗隆低66%.GPU功耗降低58%以及CPU性能核心功耗降低41%。
2、韬芯片能在功耗受限与性能巅峰之间灵活切换本次论文实测两类场景下的麒麟2026性能，与前代芯片做对比，其一是保证同等性能对比能效，其二是全速运行韬芯片，对比性能。实测数据显示相比麒麟9030pro，麒麟2026的NPU、GPU、CPUP-core、DSP等模块均能在相同的性能下实现更低频率、电压和功率密度，并且在全速运行的时候实现显著提升的性能，具体而言:
一 NPU能在相同的29Tops算力下实现63%频率下降、电压从0.85V下降至0.55V、功率下降66%、功率密度下降73%。在全速运行下实现
1A10/65日IL71A1T--GPU以61FPS运行的情况下，电压低出200mV、功率下降58%。全速运行下帧率提升42%。模块的并行度越高、数据需求越大，LogicFolding技术带来的回报就越显著。一DSP在相同负载下，功率下降25%，但功耗密度却提升了24%，主因面积下降了40%，麒麟2027将解决这一问题，保证功率密度低于平面设
计，但功耗下降47%。-CPU核心显著受益电路折叠，以低9%的时钟频率和低200mV的供电电压实现了9030pro的HNX基准测试得分。全速运行HNX基准测试得分提升18%.
3、针对局部高热、华为认为可使用交替排布高热与冷逻辑模块解决芯片的失效实际来源于局部的高热量导致的晶体管:结温超过工作极限，华为的解决方式在于两点:第一是通过折叠降低了源头功率密度，防止局部高温。第二是通过在设计时主动进行热排布，将发热最严重的模块置于散热路径最通畅的位置来予以平衡。
综合而言，我们认为华为逻辑折叠更多是一种设计哲学和路径的创新，不是提出了一个一劳永逸的解决方案，而是给出传统路径之外的新的探索方向。正如论文结尾所述:“在神话中，西西弗斯被惩罚推石上山，却只能眼睁睁看着它滚落，一切从头开始。遵循T扩展定律的工程实践呈现出同样的节奏:折叠芯片，争取时间余量，并将其投入到功率优化中一-随后下一代产品问世，巨石又开始重新推行。
投资建议:重点关注Fab、CP测试和新增设备方一Fab:中芯国际、华虹宏力。韬定律直接带动先进制程晶圆需求，且韬定律的设计创新主要来自于前道晶圆厂的配合研发。(原文表述:“我们将混合键合视为晶圆级、跨层的器件制造步骤，而非单纯的封装工序。D2W键合本质上是一种裸片处理工艺--即拾取与放置，它是从芯片封装工厂演变而来的。其精度基准较低，即便经过多年的优化，仍停留在微米量级。但W2W键合则始于另一个维度:晶圆制造工艺”)。
一CP测试:长川科技、强一股份、矽电股份。越多晶圆，越多探针卡需求、越多探针台需求、越多测试机需求，上述三家公司业务体量与晶圆数量正相关
一设备:拓荆科技、华海清科、芯源微。韬定律带动的最明确的工艺方向是极细间距的混合键合，我们了解当前拓荆科技W2W设备已经在相关工艺实现出货，且华海清科减薄、CMP设备和芯源微的临时键合、解键合设备有望受益。

## 总体总结

主题正文
总结:
1、韬芯片在提高密度的同时降低了功耗在典型的SoC中，数据传输的功耗(约占80%)超过了计算本身的功耗，而电路折叠将关键路径原本需要通过数百微米的水平连接更改为垂直的数微米的连接。总体而言，通过电路折叠，典型核心导线长度缩短了20%，关键路径导线缩短了70%，最耗能的导线-时钟缓冲器数量削减了一半。
此外，电路折叠实现的晶体管数量提升可用于构建更多并行核心，使得每个核心能够以更低电压和时钟频率运行，提供功多灵活性。从最终结果来看，与前代平面结构芯片相比，在性能一致的前提下，麒麟2026在实际基准测试中实现了NPU功耗隆低66%.GPU功耗降低58%以及CPU性能核心功耗降低41%。
2、韬芯片能在功耗受限与性能巅峰之间灵活切换本次论文实测两类场景下的麒麟2026性能，与前代芯片做对比，其一是保证同等性能对比能效，其二是全速运行韬芯片，对比性能。实测数据显示相比麒麟9030pro，麒麟2026的NPU、GPU、CPUP-core、DSP等模块均能在相同的性能下实现更低频率、电压和功率密度，并且在全速运行的时候实现显著提升的性能，具体而言:
一 NPU能在相同的29Tops算力下实现63%频率下降、电压从0.85V下降至0.55V、功率下降66%、功率密度下降73%。在全速运行下实现
1A10/65日IL71A1T--GPU以61FPS运行的情况下，电压低出200mV、功率下降58%。全速运行下帧率提升42%。模块的并行度越高、数据需求越大，LogicFolding技术带来的回报就越显著。一DSP在相同负载下，功率下降25%，但功耗密度却提升了24%，主因面积下降了40%，麒麟2027将解决这一问题，保证功率密度低于平面设
计，但功耗下降47%。-CPU核心显著受益电路折叠，以低9%的时钟频率和低200mV的供电电压实现了9030pro的HNX基准测试得分。全速运行HNX基准测试得分提升18%.
3、针对局部高热、华为认为可使用交替排布高热与冷逻辑模块解决芯片的失效实际来源于局部的高热量导致的晶体管:结温超过工作极限，华为的解决方式在于两点:第一是通过折叠降低了源头功率密度，防止局部高温。第二是通过在设计时主动进行热排布，将发热最严重的模块置于散热路径最通畅的位置来予以平衡。
综合而言，我们认为华为逻辑折叠更多是一种设计哲学和路径的创新，不是提出了一个一劳永逸的解决方案，而是给出传统路径之外的新的探索方向。正如论文结尾所述:“在神话中，西西弗斯被惩罚推石上山，却只能眼睁睁看着它滚落，一切从头开始。遵循T扩展定律的工程实践呈现出同样的节奏:折叠芯片，争取时间余量，并将其投入到功率优化中一-随后下一代产品问世，巨石又开始重新推行。
投资建议:重点关注Fab、CP测试和新增设备方一Fab:中芯国际、华虹宏力。韬定律直接带动先进制程晶圆需求，且韬定律的设计创新主要来自于前道晶圆厂的配合研发。(原文表述:“我们将混合键合视为晶圆级、跨层的器件制造步骤，而非单纯的封装工序。D2W键合本质上是一种裸片处理工艺--即拾取与放置，它是从芯片封装工厂演变而来的。其精度基准较低，即便经过多年的优化，仍停留在微米量级。但W2W键合则始于另一个维度:晶圆制造工艺”)。
一CP测试:长川科技、强一股份、矽电股份。越多晶圆，越多探针卡需求、越多探针台需求、越多测试机需求，上述三家公司业务体量与晶圆数量正相关
一设备:拓荆科技、华海清科、芯源微。韬定律带动的最明确的工艺方向是极细间距的混合键合，我们了解当前拓荆科技W2W设备已经在相关工艺实现出货，且华海清科减薄、CMP设备和芯源微的临时键合、解键合设备有望受益。