---
title: "📑 💡 📝尽管摩尔定律放缓的担忧反复出现，但逻辑和 DRAM 的制程路线图仍指向未来十年有意义的横向微缩。 🔍光刻是驱动微缩的核心步骤，。 ⏱经过十多年的研发，"
topic_id: 55521145525242854
created_at: 2026-09-03T08:03:25.062+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 📑 💡 📝尽管摩尔定律放缓的担忧反复出现，但逻辑和 DRAM 的制程路线图仍指向未来十年有意义的横向微缩。 🔍光刻是驱动微缩的核心步骤，。 ⏱经过十多年的研发，

- 序号：495
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/55521145525242854)
- 附件：图片 0，音频 0，文档 0
- 音频文件：_无音频_

## 图片

_无图片_

## 正文

📑
💡

📝尽管摩尔定律放缓的担忧反复出现，但逻辑和 DRAM 的制程路线图仍指向未来十年有意义的横向微缩。
🔍光刻是驱动微缩的核心步骤，。
⏱经过十多年的研发，High‑NA 系统正接近大批量制造（HVM）的采用阶段，预计从 2027 年左右开始。
📈伯恩斯坦给予 ASML “跑赢大盘” 评级，目标价 2500 欧元（对应美股 ADR 目标价 2859 美元），并列为行业首选。
⚙️
🔬High‑NA 保持 13.5 纳米 EUV 波长不变，但将数值孔径（NA）从 0.33 提升至 0.55，采用全新的 “变形光学系统”（anamorphic optics）。
🔧这种设计在 x 和 y 方向分别使用 4 倍和 8 倍缩小（而非 LNA 的 4 倍均匀缩小），从而在保持标准光罩尺寸（6 英寸）的同时，。
⚠️代价是晶圆曝光场面积减半（从约 26x33 毫米降至 26x16.5 毫米），导致吞吐量结构性下降，且大尺寸逻辑芯片需要拼接（stitching）或额外曝光。
✅
✨性能提升：更高分辨率支持更小特征尺寸（约 1.7 倍更小、2.8 倍更高图案密度）、更低剂量（dose）、更少光罩、更简化的工艺流程和潜在更好的良率。
💰客户价值：在关键层上，，减少光罩数量、光刻‑刻蚀循环和非光刻步骤，从而降低总图案化成本。演示案例显示关键层成本效益可达 20% 至 35%，路线图指向逻辑和 DRAM 应用比 LNA 改善超过 20% 至 40%。
🎯战略意义：High‑NA 将更多价值从非光刻步骤转移到光刻环节，提高 “光刻强度”（ litho intensity，即光刻设备支出占前道设备总支出的比例）。即使客户总图案化成本下降，ASML 在其中的份额也会上升。
⚠️
📉半场曝光与吞吐量：半场架构要求每片晶圆曝光更多次，吞吐量天生低于 LNA。ASML 通过更快的晶圆台（加速度 8g，约 LNA 的 2 倍）和光罩台（32g，约 4 倍）、更高源功率（从当前 500‑600 瓦向 1000 瓦迈进）以及更好的图像对比度（降低剂量需求）来部分弥补。但即便如此，。
🔍聚焦深度（DoF）缩小：NA 提升导致 DoF 减少约 2.5 至 3 倍，对晶圆形貌、膜堆变异等更敏感，需要更薄的光刻胶和 3D 优化。
🧩拼接复杂性：对于大尺寸逻辑裸片（如 GPU），半场限制要求将图案分割到两个光罩（A 和 B）并进行片上拼接，这增加了叠加精度、CD 连续性和图像完整性的控制难度，并进一步降低吞吐量（）。
📊
💸当前成本：由于可用性和吞吐量仍在成熟中，High‑NA 曝光成本目前较高。但若可用性从当前约 80% 提升至 95%，单次曝光成本可下降约 23%。
🗓DRAM 将率先采用：DRAM 裸片较小，通常能放入半场内，无需拼接，因此 High‑NA 在成本上已优于 LNA 双重图案化，且对更复杂的多重图案化方案优势更大。预计三星和 SK 海力士将在 2027 年左右（D1d 节点）率先大规模采用。SK 海力士已在 2025 年 9 月宣布在 M16 工厂安装首台生产型 EXE:5200B 系统。
⌛逻辑采用稍晚：需要拼接的大裸片逻辑芯片，目前 1 次 High‑NA 单曝成本仍是 2 次 LNA 双曝的约 1.6 倍（2025 年），预计到 2030 年才降至 1.1 倍，但仍略高于双曝。因此，逻辑上 High‑NA 更适用于替代 3 次 LNA 曝光（如 P19 局部互连层，可降本约 35%）或 2 次 EUV+2 次 ArFi 的方案。英特尔已在 18A 制程上率先将 High‑NA 用于大批量制造（部分 Core Ultra 3 处理器），证明技术就绪；但三星和台积因经济性和谨慎性，。
📈对 ASML 的财务影响：High‑NA 采用较慢短期内反而可能对 ASML 更有利，因为在过渡期客户会继续购买高利润率（且利润率高于 High‑NA）的 LNA 工具，而随着 High‑NA 渗透率提升，光刻强度将进一步提高，巩固 ASML 的市场份额。
📈
📊受先进逻辑和 DRAM 转向更精细图案化驱动，。
🔎随着 DRAM 在 1d 节点引入 High‑NA 或 LNA 双重图案化，其光刻强度预计将从 1c 节点的约 26% 升至 30% 左右；逻辑光刻强度在 2nm 节点因 GAA 引入非光刻步骤而略降至约 32%，但预计在 1.4nm 引入 High‑NA 后将保持或进一步上升。
📈整体而言，ASML 的 blended 光刻强度将从 24% 向 26% 攀升。
🔭
🚀在 High‑NA 之外，ASML 已着手研发下一代 Hyper‑NA 系统，。
⚙️Hyper‑NA 将复用 EUV 平台的通用模块（如光源、台板），主要变化在于光学系统，从而降低开发风险并为客户提供更远期的缩放路径。
⚠️
💹伯恩斯坦对 ASML 的估值基于 40 倍未来 5‑8 个季度预期每股收益，给予目标价 2500 欧元（美股 2859 美元）。
📉下行风险包括：EUV 商业化及新一代研发成本高于预期、中国客户过度备货后的需求回落、WFE 市场弱于预期、技术迁移放缓、长期替代技术威胁，以及中国出口管制进一步收紧。

## 总体总结

主题正文
1. ⚠️代价是晶圆曝光场面积减半（从约 26x33 毫米降至 26x16.5 毫米），导致吞吐量结构性下降，且大尺寸逻辑芯片需要拼接（stitching）或额外曝光。
2. 演示案例显示关键层成本效益可达 20% 至 35%，路线图指向逻辑和 DRAM 应用比 LNA 改善超过 20% 至 40%。
3. ASML 通过更快的晶圆台（加速度 8g，约 LNA 的 2 倍）和光罩台（32g，约 4 倍）、更高源功率（从当前 500‑600 瓦向 1000 瓦迈进）以及更好的图像对比度（降低剂量需求）来部分弥补。
4. ⌛逻辑采用稍晚：需要拼接的大裸片逻辑芯片，目前 1 次 High‑NA 单曝成本仍是 2 次 LNA 双曝的约 1.6 倍（2025 年），预计到 2030 年才降至 1.1 倍，但仍略高于双曝。
5. 📈对 ASML 的财务影响：High‑NA 采用较慢短期内反而可能对 ASML 更有利，因为在过渡期客户会继续购买高利润率（且利润率高于 High‑NA）的 LNA 工具，而随着 High‑NA 渗透率提升，光刻强度将进一步提高，巩固 ASML 的市场份额。
6. 🔎随着 DRAM 在 1d 节点引入 High‑NA 或 LNA 双重图案化，其光刻强度预计将从 1c 节点的约 26% 升至 30% 左右；
7. 逻辑光刻强度在 2nm 节点因 GAA 引入非光刻步骤而略降至约 32%，但预计在 1.4nm 引入 High‑NA 后将保持或进一步上升。
8. 📉下行风险包括：EUV 商业化及新一代研发成本高于预期、中国客户过度备货后的需求回落、WFE 市场弱于预期、技术迁移放缓、长期替代技术威胁，以及中国出口管制进一步收紧。