---
title: "📰 🔎从第 7 代 HBM 开始考虑利用英特尔代工 💡 🎯构建基础芯片多供应商体系的布局 📈 🧪“英特尔先进封装 EMIB 也在测试中” 📝SK 海力士于 6"
topic_id: 82258822155811282
created_at: 2026-08-31T10:12:25.948+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 📰 🔎从第 7 代 HBM 开始考虑利用英特尔代工 💡 🎯构建基础芯片多供应商体系的布局 📈 🧪“英特尔先进封装 EMIB 也在测试中” 📝SK 海力士于 6

- 序号：361
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/82258822155811282)
- 附件：图片 0，音频 0，文档 0
- 音频文件：_无音频_

## 图片

_无图片_

## 正文

📰
🔎从第 7 代 HBM 开始考虑利用英特尔代工
💡
🎯构建基础芯片多供应商体系的布局
📈
🧪“英特尔先进封装 EMIB 也在测试中”
📝SK 海力士于 6 月 2 日在中国台湾举办的 “Computex 2026” 自家展位上，首次公开了 HBM4E 12 层 48GB（千兆字节）样品实物与规格。英特尔 CEO 黄仁勋在 HBM4E 核心晶圆上签下了 “请多制造一些（Please make more）”。
📰[先驱经济报 记者 朴智英、李廷完] SK 海力士开始推进高带宽存储器（HBM）所需基础芯片（Base Die）供应渠道的多元化。HBM 是将多个存储器向上堆叠而成。
📌据悉，SK 海力士正在考虑从第七代 HBM——HBM4E 开始，将此前全部交由台积电（TSMC）代工的基础芯片订单，转交给英特尔代工部门（半导体委托生产）。
📊由此分析，此举旨在构建利用多家代工厂的多供应商体系，分散集中于台积电的供应链，并提升价格谈判能力。
📢据业界 31 日消息，SK 海力士正在推进从最早应用于 HBM4E 的基底层（Base Die）开始，不仅与台积电（TSMC）合作，还计划与英特尔（Intel）展开合作。
🔍基底层位于 HBM 最底部，是支撑整体结构并进行控制的控制器芯片，也被称为逻辑芯片（Logic Die）。它负责 GPU（图形处理器）、CPU（中央处理器）等外部处理器与 HBM 之间的高速数据传输接口。
📜SK 海力士在 HBM3E 及之前一直通过自有工艺生产基底层。但随着 HBM 世代升级，基底层所应用的逻辑（运算与控制）功能及性能重要性日益凸显，从 HBM4 开始，SK 海力士与台积电合作生产基底层。目前正在量产中的 SK 海力士 HBM4 采用了基于台积电 12 纳米级工艺的基底层。
⚠️问题在于基底层的成本负担。据业界消息，在 HBM4 中，台积电生产的基底层价格据称比 SK 海力士采用 10 纳米级第五代（1b）工艺制造的核心层（Core Die，即基底层上方直接存储数据的 DRAM 芯片）贵 3 至 4 倍。进入 HBM4E 后，基底层成本负担预计将进一步加重。
📉由于 HBM 的长期供货协议（LTA）占比较高，代工成本上升部分也难以直接转嫁到产品价格上。
✨正因如此，业界认为，若英特尔真正加入基底层（Base Die）供应链，SK 海力士将在成本与供应稳定性两方面拓宽选择空间。
💡也有分析认为，这背后还蕴含着将集中于台积电（TSMC）的供应链进行长期分散的战略考量。考量以 HBM4 为起点，根据各行 AI（人工智能）加速器架构及性能需求而采用不同基底层设计的定制 HBM 重要性日益凸显，因此对 SK 海力士而言，也有必要摆脱集中于特定客户与晶圆代工厂的生态体系，拓宽与各类 AI 芯片公司合作的选择余地。
🔮未来，与英特尔的合作有望从基底层生产进一步扩展至先进封装领域。在硅谷举行的高性能半导体与计算架构大会 “Hot Chips” 上，SK 海力士美国封装工程副总裁李性钧曾表示，正在对台积电的 CoWoS‑S、CoWoS‑L 与英特尔的 EMIB 等主要先进封装方式进行对比分析。

## 总体总结

主题正文
1. 📝SK 海力士于 6 月 2 日在中国台湾举办的 “Computex 2026” 自家展位上，首次公开了 HBM4E 12 层 48GB（千兆字节）样品实物与规格。
2. 英特尔 CEO 黄仁勋在 HBM4E 核心晶圆上签下了 “请多制造一些（Please make more）”。
3. 📌据悉，SK 海力士正在考虑从第七代 HBM——HBM4E 开始，将此前全部交由台积电（TSMC）代工的基础芯片订单，转交给英特尔代工部门（半导体委托生产）。
4. 📢据业界 31 日消息，SK 海力士正在推进从最早应用于 HBM4E 的基底层（Base Die）开始，不仅与台积电（TSMC）合作，还计划与英特尔（Intel）展开合作。
5. 但随着 HBM 世代升级，基底层所应用的逻辑（运算与控制）功能及性能重要性日益凸显，从 HBM4 开始，SK 海力士与台积电合作生产基底层。
6. 据业界消息，在 HBM4 中，台积电生产的基底层价格据称比 SK 海力士采用 10 纳米级第五代（1b）工艺制造的核心层（Core Die，即基底层上方直接存储数据的 DRAM 芯片）贵 3 至 4 倍。
7. 考量以 HBM4 为起点，根据各行 AI（人工智能）加速器架构及性能需求而采用不同基底层设计的定制 HBM 重要性日益凸显，因此对 SK 海力士而言，也有必要摆脱集中于特定客户与晶圆代工厂的生态体系，拓宽与各类 AI 芯片公司合作的选择余地。
8. 在硅谷举行的高性能半导体与计算架构大会 “Hot Chips” 上，SK 海力士美国封装工程副总裁李性钧曾表示，正在对台积电的 CoWoS‑S、CoWoS‑L 与英特尔的 EMIB 等主要先进封装方式进行对比分析。