---
title: "【东吴电子陈海进】持续强先进封装板块——Chiplet不是简单“切芯片”，而是重构SoC的制造方式 📢 AI芯片由单颗大SoC逐步走向多Chiplet异构集成。"
topic_id: 22255411884884511
created_at: 2026-08-10T08:48:38.462+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 【东吴电子陈海进】持续强先进封装板块——Chiplet不是简单“切芯片”，而是重构SoC的制造方式 📢 AI芯片由单颗大SoC逐步走向多Chiplet异构集成。

- 序号：395
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/22255411884884511)
- 附件：图片 0，音频 0，文档 0
- 音频文件：_无音频_

## 图片

_无图片_

## 正文

【东吴电子陈海进】持续强先进封装板块——Chiplet不是简单“切芯片”，而是重构SoC的制造方式

📢 AI芯片由单颗大SoC逐步走向多Chiplet异构集成。
随着GPU、ASIC的计算规模持续扩大，单颗大芯片面临面积、良率、成本及光罩尺寸等约束。芯片厂商开始将计算、缓存、I/O及其他功能拆分为不同Chiplet，再通过先进封装形成完整系统。

💡 Chiplet到底是什么？
传统SoC将计算、存储控制、I/O等功能集中在同一颗芯片上，所有模块往往需要共同采用同一制程；Chiplet则将SoC拆分为多个相对独立的小芯片，计算模块可以采用先进制程，I/O、模拟及接口模块则可使用更成熟、成本更低的制程。
Chiplet的难点不在于“拆”，而在于“重新连接”。不同小芯片之间需要实现高带宽、低延迟互联，还要统一接口、供电、散热和测试标准。UCIe通过定义封装内Die-to-Die互联，为不同来源Chiplet之间的兼容与组合提供标准化基础，但最终量产仍离不开2.5D/3D封装、中介层和高密度RDL。

🔥 先进封装为什么成为Chiplet的必选项？
芯片拆分后，原本位于芯片内部的连接需要转移至封装内部完成。如果封装互联速度不足，Chiplet带来的性能优势就会被通信延迟和功耗抵消。因此，先进封装实际上承担了原本由单颗SoC完成的部分系统集成功能。

📈 产业趋势：Chiplet推动Fab、设计厂和OSAT由串联分工走向联合开发。
未来芯片设计阶段需要同步考虑制程选择、Chiplet划分、封装结构、接口标准和测试方案。产业价值也将由单纯的晶圆制造，扩展至中介层设计、封装协同、已知良品筛选及系统级测试，具备设计服务和规模量产能力的封测厂有望提升客户黏性。

📕 相关标的：
先进封装osat—— 通富微电 长电科技 甬矽电子 盛合晶微 汇成股份
RDL层—— 芯碁微装
晶圆减薄/切割 —— 华海清科
固晶及TCB键合 —— 新益昌 深科达 快克智能
清洗/电镀/键合 —— 拓荆科技 盛美上海 芯源微
检测及分选 —— 长川科技 华峰测控

⚠️风险提示：Chiplet产业化进度不及预期；接口标准及生态建设不及预期；先进封装良率爬坡缓慢。

## 总体总结

主题正文
1. 【东吴电子陈海进】持续强先进封装板块——Chiplet不是简单“切芯片”，而是重构SoC的制造方式
2. 随着GPU、ASIC的计算规模持续扩大，单颗大芯片面临面积、良率、成本及光罩尺寸等约束。
3. 芯片厂商开始将计算、缓存、I/O及其他功能拆分为不同Chiplet，再通过先进封装形成完整系统。
4. 传统SoC将计算、存储控制、I/O等功能集中在同一颗芯片上，所有模块往往需要共同采用同一制程；
5. Chiplet则将SoC拆分为多个相对独立的小芯片，计算模块可以采用先进制程，I/O、模拟及接口模块则可使用更成熟、成本更低的制程。
6. UCIe通过定义封装内Die-to-Die互联，为不同来源Chiplet之间的兼容与组合提供标准化基础，但最终量产仍离不开2.5D/3D封装、中介层和高密度RDL。
7. 产业价值也将由单纯的晶圆制造，扩展至中介层设计、封装协同、已知良品筛选及系统级测试，具备设计服务和规模量产能力的封测厂有望提升客户黏性。
8. ⚠️风险提示：Chiplet产业化进度不及预期；