---
title: "【开源电子】再谈华为“韬定律” 事件：华为重磅提出了“逻辑折叠(LogicFolding)”等核心技术 韬定律将跨越摩尔定律极限 “韬定律”提出以“时间缩微”替"
topic_id: 45544544442588218
created_at: 2026-05-26T07:44:11.121+0800
source: zsxq
type: topic
cssclasses: zsxq-vault
---

# 【开源电子】再谈华为“韬定律” 事件：华为重磅提出了“逻辑折叠(LogicFolding)”等核心技术 韬定律将跨越摩尔定律极限 “韬定律”提出以“时间缩微”替

- 序号：508
- 星球链接：[打开网页](https://wx.zsxq.com/group/15522451881222/topic/45544544442588218)
- 附件：图片 0，音频 0，文档 0
- 音频文件：_无音频_

## 图片

_无图片_

## 正文

【开源电子】再谈华为“韬定律”

事件：华为重磅提出了“逻辑折叠(LogicFolding)”等核心技术

韬定律将跨越摩尔定律极限
“韬定律”提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。

预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平❗

我们理解华为韬定律分为工艺、系统两层3d创新
华为提到逻辑折叠等新技术构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。

1、器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数韬；意味着晶体管的创新，从平面MosFET到FinFET再到GAA都是这一准则的体现。

2、电路层面：关键在于缩短关键路径的走线长度，类似背面供电。我们理解该技术在于将芯片的底层器件层从一层转为多层，通过3d堆逻辑单元（晶体管）的方式降低逻辑单元通信时间，从原本的平面走线通信到垂直短距通信，即韬的体现。此外，市场也有从中道工艺层面的理解，即3D封装。

建议关注
✔直接——FAB：＃中芯国际、华虹公司、燕东微等
✔增量——EDA：＃华大九天、概伦电子、广立微等
✔变化——设备：＃北方华创、中微公司、拓荆科技、中科飞测、精测电子等

## 总体总结

主题正文
1. 事件：华为重磅提出了“逻辑折叠(LogicFolding)”等核心技术
2. “韬定律”提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。
3. 预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平❗
4. 华为提到逻辑折叠等新技术构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。
5. 1、器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数韬；
6. 2、电路层面：关键在于缩短关键路径的走线长度，类似背面供电。
7. 我们理解该技术在于将芯片的底层器件层从一层转为多层，通过3d堆逻辑单元（晶体管）的方式降低逻辑单元通信时间，从原本的平面走线通信到垂直短距通信，即韬的体现。